Regviz

stm32 /stm32l4+ /STM32L4Q5 /TSC /IOSCR

Text Text Text Text Text Text Text Text Text Text Text Text Text Text Text Text Text Text Text Text Text Text Text Text Text Text Text

Interpret as IOSCR

Share

Cut and paste this URL to share the unmodified register and value:

https://regviz.com/r/stm32/stm32l0/STM32L053/TSC/IOSCR#0x0

31 2827 2423 2019 1615 1211 87 43 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 (G1_IO1)G1_IO1 0 (G1_IO2)G1_IO2 0 (G1_IO3)G1_IO3 0 (G1_IO4)G1_IO4 0 (G2_IO1)G2_IO1 0 (G2_IO2)G2_IO2 0 (G2_IO3)G2_IO3 0 (G2_IO4)G2_IO4 0 (G3_IO1)G3_IO1 0 (G3_IO2)G3_IO2 0 (G3_IO3)G3_IO3 0 (G3_IO4)G3_IO4 0 (G4_IO1)G4_IO1 0 (G4_IO2)G4_IO2 0 (G4_IO3)G4_IO3 0 (G4_IO4)G4_IO4 0 (G5_IO1)G5_IO1 0 (G5_IO2)G5_IO2 0 (G5_IO3)G5_IO3 0 (G5_IO4)G5_IO4 0 (G6_IO1)G6_IO1 0 (G6_IO2)G6_IO2 0 (G6_IO3)G6_IO3 0 (G6_IO4)G6_IO4 0 (G7_IO1)G7_IO1 0 (G7_IO2)G7_IO2 0 (G7_IO3)G7_IO3 0 (G7_IO4)G7_IO4 0 (G8_IO1)G8_IO1 0 (G8_IO2)G8_IO2 0 (G8_IO3)G8_IO3 0 (G8_IO4)G8_IO4

Description

I/O sampling control register

Fields

G1_IO1

G1_IO1
G1_IO2

G1_IO2
G1_IO3

G1_IO3
G1_IO4

G1_IO4
G2_IO1

G2_IO1
G2_IO2

G2_IO2
G2_IO3

G2_IO3
G2_IO4

G2_IO4
G3_IO1

G3_IO1
G3_IO2

G3_IO2
G3_IO3

G3_IO3
G3_IO4

G3_IO4
G4_IO1

G4_IO1
G4_IO2

G4_IO2
G4_IO3

G4_IO3
G4_IO4

G4_IO4
G5_IO1

G5_IO1
G5_IO2

G5_IO2
G5_IO3

G5_IO3
G5_IO4

G5_IO4
G6_IO1

G6_IO1
G6_IO2

G6_IO2
G6_IO3

G6_IO3
G6_IO4

G6_IO4
G7_IO1

G7_IO1
G7_IO2

G7_IO2
G7_IO3

G7_IO3
G7_IO4

G7_IO4
G8_IO1

G8_IO1
G8_IO2

G8_IO2
G8_IO3

G8_IO3
G8_IO4

G8_IO4

Links

()

Register Reference

https://github.com/modm-io/cmsis-svd-stm32